本发明涉及人工智能领域和类脑智能芯片，具体涉及一种基于逐层脉冲事件批处理的神经形态处理器。

　　1、近年来，神经形态处理器因其在运行受大脑启发的脉冲神经网络(snn)模型方面的独特优势，特别是在处理时空稀疏的二进制脉冲以应对各种边缘智能场景方面，受到了广泛的关注。尽管许多神经形态处理器采用特定应用集成电路(asic)设计以提升能效，但现场可编程门阵列(fpga)凭借其卓越的灵活性，为硬件原型的快速开发以及设计空间的广泛探索提供了新机遇。

　　2、在构建边缘智能系统的过程中，自适应能力对于适应动态且多变的开放环境至关重要。然而，当前基于fpga的神经形态处理器普遍面临一个关键挑战：即如何在有限的资源条件下，实现高精度片上snn的学习能力。这些处理器常常需要在资源限制、能效要求以及响应速度之间做出艰难平衡：一方面，简化学习规Kaiyun官方入口则以适用于浅层snn的设计虽然能减少资源消耗，但在如mnist等基准测试上的识别效果却不尽如人意；另一方面，尝试训练深层全连接snn，尽管通过采用复杂的神经元模型和学习算法实现了较高的识别率，却显著增加了fpga的资源消耗，并延长了学习延迟。

　　1、本发明的目的是提供一种基于逐层脉冲事件批处理的神经形态处理器，以提高计算效率，减少计算资源和存储资源。

　　4、微处理核阵列，用于处理脉冲aer，并采用eo-deeptempo学习规则更新神经网络的全连接层的突触权重；

　　5、脉冲aer存储器，用于存储样本输入脉冲以及微处理核处理产生的脉冲aer；

　　6、脉冲aer循环优先级仲裁器，用于仲裁输出各个微处理核处理产生的脉冲aer；

　　7、输出误差aer循环优先级仲裁器，用于仲裁输出各个微处理核处理产生的误差aer；

　　11、在反向阶段对逐层脉冲事件批处理神经形态处理器的脉冲神经网络进行训练时，采用eo-deeptempo学习规则对神经网络的全连接层各突触的权重进行更新，保证高识别率。

　　12、可选地，所述eo-deeptempo学习规则包括误差反向传播和权重梯度更新，其中：

　　13、所述误差反向传播为：计算输出层误差并打包成误差aer，隐藏层误差计算由误差aer事件驱动，并利用直接反馈对齐机制通过固定的随机矩阵将输出层误差直接投影至各个隐藏层；

　　14、所述权重梯度更新为：通过脉冲aer事件驱动，当神经元接收到突触前脉冲aer时，触发更新该脉冲aer地址与该神经元所连接突触的权重。

　　15、可选地，所述脉冲神经网络由l层全连接层组成，脉冲神经网络中的神经元采用if神经元，在前向阶段，引入相对时间概念于if神经元的状态更新计算中。

　　17、全连接层的神经元都均匀地映射到所有微处理核上，且输入的脉冲aer或输出的误差aer激活全连接层中的所有神经元，所有微处理核上的工作负载始终保持均衡，且微处理核之间没有空闲周期。采用统一的神经元-微处理核映射机制，使得所有微处理核具有均衡的工作负载，能够最大限度地提高计算资源利用率，减少学习和推理延迟。该基于逐层脉冲事件批处理的神经形态处理器可为边缘智能应用提供强有力的技术支持。

　　18、可选地，所述微处理核阵列中的微处理核包括神经状态更新单元、输出误差生成单元、误差传播单元以及权重更新单元以及局部数据存储单元，其中，局部数据存储单元包括多个存储器，均以事件驱动方式工作；

　　19、所述神经状态更新单元、误差传播单元和权重更新单元分别与局部数据存储单元连接，所述输出误差生成单元和误差传播单元分别与误差aer存储器连接，所述神经状态更新单元与脉冲aer存储器连接；其中，所述神经状态更新单元用于更新神经元膜电位的状态信息；所述输出误差生成单元用于输出神经元误差aer；所述误差传播单元用于向隐藏层传播输出误差；所述权重更新单元用于更新层神经元的突触权重；所述局部数据存储单元用于缓存神经元状态信息和突触权重。

　　20、可选地，所述神经状态更新单元设有一个基于先进先出的64b深度乒乓缓冲器，用于在多个微处理核同时请求提供发射脉冲aer时，降低仲裁延迟。

　　22、1、本发明提出的eo-deeptempo片上学习算法，采用多层全连接网络结构，其中采用的if神经元模型以及引入的相对时间概念，有效的提高了计算效率，以及为后续硬件实现有效减少计算资源和存储资源。另外，在前向阶段神经元状态更新以及反向阶段的误差传播和突触权重梯度更新都采用aer事件驱动，明显提升处理效率。

　　23、2、本发明提出的神经元-微处理核映射机制，使得所有微处理核具有均衡的工作负载，能够最大限度地提高计算资源利用率，减少学习和推理延迟。

　　24、3、本发明提出的神经形态处理器架构可支持片上学习，其低功耗、高帧率以及高能量效率的特点使得其适用于具有资源限制、能效要求及响应速度的边缘智能系统。

　　2.根据权利要求1所述的基于逐层脉冲事件批处理的神经形态处理器，其特征在于：所述eo-deeptempo学习规则包括误差反向传播和权重梯度更新，其中：

　　3.根据权利要求1所述的基于逐层脉冲事件批处理的神经形态处理器，其特征在于：所述脉冲神经网络由l层全连接层组成，脉冲神经网络中的神经元采用if神经元，在前向阶段，引入相对时间概念于if神经元的状态更新计算中。

　　4.根据权利要求1所述基于逐层脉冲事件批处理的神经形态处理器，其特征在于：采用统一的神经元-微处理核映射机制，具体为：

　　5.根据权利要求2所述的基于逐层脉冲事件批处理的神经形态处理器，其特征在于：所述微处理核阵列中的微处理核包括神经状态更新单元、输出误差生成单元、误差传播单元以及权重更新单元以及局部数据存储单元，其中，局部数据存储单元包括多个存储器，均以事件驱动方式工作；

　　6.根据权利要求5所述基于逐层脉冲事件批处理的神经形态处理器，其特征在于：所述神经状态更新单元设有一个基于先进先出的64比特位宽深度乒乓缓冲器，用于在多个微处理核同时请求提供发射脉冲aer时，降低仲裁延迟。

　　本发明涉及人工智能领域和类脑智能芯片领域，具体涉及一种基于逐层脉冲事件批处理的神经形态处理器，包括微处理核阵列、脉冲AER存储器、脉冲AER循环优先级仲裁器、输出误差AER循环优先级仲裁器和全局控制器；在前向处理阶段引入相对时间概念于脉冲神经元更新计算中；在反向阶段对逐层脉冲事件批处理神经形态处理器的脉冲神经网络进行训练时，采用EO‑DeepTempo学习规则对神经网络的全连接层各突触的权重进行更新。本发明提高了计算效率，减少了计算资源和存储资源。

　　1.计算机网络安全 2.计算机仿线.网络安全；物联网安全 、大数据安全 2.安全态势感知、舆情分析和控制 3.区块链及应用