一年一度的CES无疑是芯片厂商的技术大秀场，今年汽车芯片厂商的重点主要围绕在跨域融合SoC上，尤其是舱驾一体。
当下，主机厂确实在积极探索舱驾一体化的方向，例如小鹏已有车型将座舱和智驾芯片集成在一个控制器盒子内。不过，一些部分主Kaiyun官方入口机厂似乎存在顾虑，例如担心虽然前期节省了硬件成本，但后期维修时需要整体更换，导致维修成本增加。不过，舱驾一体仍然是比较鲜明的趋势之一。
那么，今年CES上厂商的哪些方案值得关注？除了CES展示的产品，哪些厂商的动态也值得关注？舱驾一体距离产业还有多久？
瑞萨在今年CES上重点展示了其第五代R-Car产品的R-Car X5H，它是业内首款采用3nm制程的车规级多域融合片上系统（SoC），可同时运行先进辅助驾驶系统（ADAS）、车载信息娱乐系统（IVI）和网关系统等多项功能。R-Car X5H将于2025年上半年向部分汽车客户试用，计划于2027年下半年生产。
根据瑞萨的说法，R-Car X5H相比5nm方案功耗降低了35%。从配置上看也是堆料满满：搭载32个Arm Cortex-A720AE CPU内核及6个支持ASIL D等级的Cortex-R52锁步内核，整体运算能力超过1000KDMIPS；具备4TFLOPS等效的GPU性能，可支持高端图形处理；通过Chiplet灵活扩展了AI性能，其提供高达400TOPS的AI性能，若通过芯粒技术拓展，性能更可提升4倍以上。此外，该SoC支持混合功能安全机制，能够在多域执行高阶功能的同时，确保系统安全无虞。
值得一提的是，R-Car Gen 5 SoC采用基于芯片组的方式，将像NPU和GPU这样的单个组件模块化为独立且易于集成的芯片组，可以根据需要添加或升级，无需重新设计核心 SoC。芯片组允许OEM根据特定应用扩展SoC能力，从入门级车辆到具备复杂ADAS功能的高端型号。该方法还支持多芯片系统间的互作性，通过标准化的芯片间互连，如UCIe接口。这为OEM厂商提供了高度定制化的解决方案，降低了开发时间和成本。
TI在CES期间推出了TDA5 SoC系列产品，该系列产品最高可以实现1200TOPS算力，最高支持 L3级汽车自动驾驶。支持芯粒的设计，采用标准UCIe接口。能效超过24 TOPS/W。单芯片实现ADAS、IVI 及网关应用的跨域融合。TDA5 SoC同样适用于工业运输、人形/工业机器人以及航空航天与国防等领域的同类应用场景。
从官网上，我们可以看到TDA54x的一些信息，包括8个Arm Cortex-A720AE，6个Arm Cortex-R52+，搭载最新的C7™ NPU，集成Imagination的DXS系列GPU。此外，关键处理与加速核心包括：专用深度学习加速器、通用计算应用处理器与图形处理器、视觉成像子系统、视频编解码器、网络数据包处理加速器、以太网交换机以及专用安全子系统。这些核心经过精心整合，构建出从系统层面原生支持功能安全的SoC架构，确保在安全关键型应用中实现最高级别的可靠性与性能表现。
TDA5 SoC搭载多个专用子系统，每个子系统都针对高性能计算与跨域应用需求而特别设计。这些子系统包含专用处理器内核及硬件加速模块，涵盖安全加密、视觉处理、边缘AI、显示渲染与网络传输等功能。通过卸载这些任务，SoC的主处理器与微控制器内核得以专注于用户应用软件开发。此外，其对PCIe、以太网等汽车标准外设的支持，可实现跨组件与跨系统间安全可靠的高速数据传输。
值得一提的是，作为TDA4系列的演进版本，针对TDA4开发的软件可轻松移植至TDA5系列，极大减少了重复开发工作。这不仅实现了软件资产复用，更支持开发更复杂精密的应用系统。
今年CES，黑芝麻首次在海外展示了其武当C1296舱驾一体量产级方案。根据黑芝麻的说法，C1296是行业首颗支持多域融合的芯片平台，采用7nm车规工艺。早在去年4月车展期间，就有新闻称东风多款车型将搭载C1296芯片，同时黑芝麻智能科技有限公司与东风汽车集团、均联智行共同宣布，三方联手开发的舱驾一体化方案正式进入量产阶段。
从配置上来看，搭载了10个Cortex-A78AE车规CPU内核；GPU搭载Mali G78AE内核；搭载高性能、高能Kaiyun官方入口效的DynamAI NN引擎，内置高速数据交换加速模块，具备32KDMIPS实时处理算力。
高通的智能座舱与ADAS计算平台深度融合的“舱驾一体”的单芯片解决方案，是CES 2026的重要亮点。SA8775P是高通主推的一款舱驾一体芯片。去年6月，博世宣布与国内头部车企达成了基于高通SA8775P座舱域控制器项目定点。该项目将覆盖多款车型，量产车型于2025年下半年投产，成为全球首个具有舱驾融合能力的座舱域控制器落地项目。2025年10月28日，由卓驭科技与北汽极狐联合打造的全球首款搭载高通SA8775P芯片的舱驾一体量产车型极狐全新阿尔法T5正式上市
SA8775P的CPU采用两簇八核心设计（Kryo 680，基于ARM Cortex-X1架构），主频最高可达2.35GHz，计算性能达230k DMIPS，并配备4MB三级缓存与512KB二级缓存。GPU搭载Adreno 663，图形算力为1.1~1.3 TFLOPS，支持高质量图像渲染与视频处理，可满足复杂3D图形、AR/VR及高分辨率车载显示的运行需求。AI加速方面集成高通V73核心，包含四个HVX矢量扩展单元与两个HMX矩阵扩展单元，专为神经网络模型优化，并内置8MB VCTM缓存以提升数据存取效率。DSP与安全模块配备双通用DSP（主频1.708GHz，1MB二级缓存），用于信号处理与数据计算，基于4个Cortex-R52设计，符合ASIL‑D功能安全等级，支持系统异常监测与快速响应。
在CES前夕，联发科宣布与电装DENSO合作，将共同开发面向高级驾驶辅助系统和智能座舱的下一代汽车系统集成芯片。这意味着，联发科也进军了舱驾一体这一领域。
该定制车用 SoC 将集成联发科的 AI / NPU 加速器及先进 ISP 技术，支持摄像头、雷达、激光雷达多传感器融合，满足 ISO 26262、ASIL-B/D、AEC-Q100 等汽车安全规范要求。
英伟达的的DriveAGX Thor DevKit平台，在诞生之初，就瞄准舱驾一体。2024年4月，德赛西威与昊铂、NVIDIA在北京车展签订三方合作协议。三方将基于NVIDIA 新一代芯片DRIVE Thor共同研发推动新一代舱驾一体乃至中央计算平台的加速落地，适配L4高级别自动驾驶软硬件系统需求。
舱驾一体技术通过高度集成的计算单元，将传统上独立的座舱控制与智能驾驶功能进行整合。根据座舱域与智驾域的集成程度，目前主要有三种技术方案：One-Box、One-Board 与 One-Chip：
One-Box方案：将座舱和智驾的核心板集成于同一个域控制器盒中，但两域在硬件上仍保持独立运作；
One-Board方案：将座舱与智驾的核心板集成在同一块主板上，整个域控制器仅由一块大型控制板构成；
One-Chip方案：通过单一SoC芯片同时承载座舱域与智驾域的数据处理与计算任务，实现一“芯”兼顾两域需求。
严格来说，One-Box与One-Board并非真正的舱驾一体化方案，而是过渡路径，其设计主要由整车厂完成。One-Chip被视为舱驾一体化的最终形态，主流观点认为，基于单一SoC（One Chip）的“舱驾一体”方案，是实现汽车电子电气架构（EEA）简化与硬件成本降低的关键方向。
不过，One Chip的实现不仅依赖芯片厂商具备融合座舱与智驾芯片的硬件能力，也要求其对两域融合的软件适配拥有深入的技术积累。
北京芯驰半导体科技股份有限公司CTO孙鸣乐此前曾向汽车开发圈解析，从系统设计角度看，如果主机厂能够妥善处理集成问题，理论上舱驾一体可以简化系统。然而，实践中挑战依然存在：
研发集成复杂性：将原本相对独立的座舱和智驾系统（各自有独立的测试流程）合并后，系统集成、测试和验证的工作量会呈指数级增长，工程研发的难度和成本显著增加。相比之下，分离式方案的开发和测试更为容易；
成本考量：理论上，集成可以节省一套结构件、散热系统，甚至未来可能集成到单颗芯片，从而降低物料成本。但目前阶段，高昂的研发投入和尚未形成规模效应，使得分摊到每个零部件的研发费用很高。主机厂需要权衡前期研发成本与后期潜在的物料节省。售后维修成本也是考量之一，但目前更大的成本压力来自研发阶段；
用户体验与功能差异：目前尚未出现明确的、因舱驾一体而带来的革命性用户体验提升或功能差异。如果集成能带来显著的功能创新，其价值会更大；
技术迭代节奏不一致：智能驾驶技术（算法、传感器、算力需求）的迭代速度和路径，与智能座舱（通常跟随芯片代际更新）并不完全同步。智驾算法、传感器配置（如激光雷达）仍在快速演进，各家方案差异很大。将两者强行绑定，可能限制各自技术快速更新迭代的灵活性。
当然，其中最大的挑战便是芯片。一方面，芯片刚需Chiplet异构集成，整体设计非常复杂，对芯片的体系设计提出了极高要求；另一方面，智驾关乎安全，通常需要ASIL-D等级，座舱则相对要求更低，两者集成后，必须在硬件与软件层面实现严格的安全隔离机制，确保任一域的功能故障不会影响另一域的核心安全，技术实现门槛高；此外，芯片本身的规模、功耗和热管理难度呈指数级上升，大规模集成芯片对设计、制造良率及后续验证测试都提出了更严苛的标准，整体工程复杂度与成本控制面临巨大挑战。
因此，虽然舱驾一体是趋势，但主机厂仍在评估其实际效益和挑战。目前采用该方案的量还不大，而且不排除一些厂商只会在特定型号上采用舱驾一体的方案。从今年的CES来看，越来越多能够实现舱驾一体的芯片开始问世，接下来随着越来越多的One Chip方案得到验证，它的发展可能会进一步提速。